电容的特征阻抗曲线的了解

  整改都是有着非常大的意义。如果，理解不了电容的阻抗特性，那么，我们在做EMC的时候，就可能陷入巨坑。

  上图是一个典型的电容的阻抗频率曲线图，为啥说它很重要呢?首先它非常直观，横轴上是频率，纵轴是阻抗，我们能很清楚的看出在各个频率点上，电容的总阻抗是多少。也能知道它在哪个频率点上谐振， ESR是多少。而这一些内容，都是我们在选择电容时所必须要了解的。

  ，ESL是等效串联电感，C为理想电容。因此实际电容的阻抗可以用数学公式表示

  在频率很低的时候，能够正常的看到，感抗远小于容抗，并且复阻抗的相位为负值，说明

  而在谐振时，容抗和感抗相抵为0，此时电容的总阻抗最小，复阻抗相位为0，表现为纯电阻特性，这个点就是电容的自谐振频率。在谐振频率左边，电容主要呈容性，在谐振频率右边，电容主要呈感性。

  我们知道，整个阻抗曲线呈大V型，只有在谐振频率点附近的阻抗才比较低。所以，实际的去耦电容都有一定的工作频率范围，只有在谐振频率附近，电容才有很好的去耦作用。

  可能有人会觉得，在频率比谐振频率高一点的时候，电容都成感性了，都不是电容了，所以不能让噪声的频率大于电容的谐振频率。其实这是错误的，去耦就是要选阻抗低的，阻抗低，在电容上产生的电压波动就小，也就是噪声会小。

  来看下常规的MLCC陶瓷电容的曲线图。能够准确的看出，不同的电容，曲线是不同的，容量大的ESR要小写，谐振频率低些，主要滤低频。容量小的ESR要大些，谐振频率要高些，主要滤高频。

  当频率比较低的时候，两个电容都成容性，在频率比较高的时候，两个电容都呈感性，并联后总体阻抗曲线都会保持原来的变化趋势，因此，数值上会比任意一个电容都小。

  但是，当频率大于f1并小于f2时，大电容呈感性小电容呈容性，两者并联，就像是一个电感和一个电容并联，构成了LC并联谐振电路，并在某一个频率点发生并联谐振，导致该处阻抗很大。如果负载

  的电流需求正好落在这个频率，那么会导致电压波动超标。所以，我们应该选好电容的搭配情况。

  是一个最容易混淆也最不直观的问题。甚至很多的电子设计工程师对此也同样感到困惑。这篇资料将对

  要设计为50ohm，但是参考EVM的原理图（如下图）时发现，按照EVM的设计，如果是FR-4材质，介电常数4.5~5的情况下，按照EVM的走线ohm

  ，是我们在进行高速电路设计的时候经常会提到的一个概念。但是很多人对这个概念并不理解，有时还会错误的理解为直流

  /δt）=V/（VCL U δt /δt）=1/（CL U）能够正常的看到瞬间

  和低频特性 /

  的深度解析 /

  理解 /

  实验 /

  ，R表示电阻，X表示电抗。那么这三者是啥关系呢？他们应该满足公式：Z＝R＋jX。然而我们却

  上一节我们说明白了电感的高频模型是怎么来的,现在就来说一说由高频模型提取出的

  资料下载的电子资料下载，更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料，希望有机会能够帮助到广大的电子工程师们。

  资料下载 /

  【国产FPGA+OMAPL138开发板体验】（原创）5.FPGA的AI加速源代码

  【米尔-全志T113-i开发板试用】JPG硬件编码的实现、YUV转换neon加速和对比测试

  【先楫HPM5361EVK开发板试用体验】(原创)6.手把手实战红外线传感器源代码